Laboratorio di Reti Logiche

Laboratorio di Reti Logiche

C.d.L. in Ingegneria dell'Automazione e Ingegneria Elettronica e delle Telecomunicazioni

Sito di riferimento con esercizi e materiale di supporto alle lezioni: DIDATTICA ARCES

Docente: Tullio Salmon Cinotti

How-To per l'esame e per le esercizazioni di laboratorio
Guida alla preparazione dell'esame di reti logiche	Piccola guida che riporta le modalità di svolgimento dell'esame. Include una serie di domande di teoria e alcuni esempi di esercizi che potrebbero presentarsi in sede di esame
Librerie Quartus	Questo archivio contiene soluzioni di esercizi che verranno svolti durante le esercitazioni. Queste soluzioni sono reti logiche che possono essere utilizzate come componenti di libreria per Quartus II da riutilizzare in progetti più complessi

Guide all'impiego degli strumenti di ausilio alla progettazione e alle esercitazioni
Guida Quartus	Impostazioni preliminari dell'ambiente di lavoro e realizzazione di un multiplexer a quattro vie in ambiente Quartus II
Display 7 segmenti	Realizzazione di un transcodificatore BCD-7 segmenti in ambiente Quartus II
Parity Bit	Esercitazione sul riconoscimento di numeri pari/dispari e sul riconoscimento di un numero pari o dispari di '1' o di '0'
Timing simulation	Esercitazione sulla simulazione di tipo "Timing" in ambiente Quartus II. Questo tipo di simulazione tiene conto dei ritardi degli operatori logici impiegati nel progetto
Risoluzione problemi	Panoramica sui più frequenti errori segnalati dagli strumenti di progettazine (compilazione, analisi, elaborazione)
Contatore con FA o HA	"Contatore binario" basato su "Half Adder" o "Full Adder" e Registro
Riconoscitore di sequenze	Esercitazione sulla progettazione di un circuito per il riconoscimento di una sequenza di bit assegnata
Generatore di sequenze	Esercitazione sulla progettazione di un circuito per la generazione di una sequenza binaria

Materiale aggiuntivo utilizzato a lezione in aula o in laboratorio

Data	Descrizione
2010.10.13	Semplici esempi di schematici per esercitazioni di analisi
2010.10.20-22	Espressioni logiche e algebra di Boole. Analisi di schemi logici e simulazione
2010.10.26	Codice binario, BCD e 7 segmenti, Half adder e Full adder.
2010.10.26	Sviluppo di un progetto in collaborazione: trascodifica BCD->7SEG.
2010.11.17-19	Sviluppo di un progetto in collaborazione: trascodifica BCD->7SEG. Report per il progetto
2010.12.15-17	Orologio digitale. Contatore Binario x8.